指の爪サイズに100億個のトランジスタ—IBM が sub-1nm チップ技術を発表

米 IBM は2026年6月25日に、世界初となる1nm未満（0.7nm）のチップ技術を発表しました。このチップは指の爪ほどのサイズに約100億個のトランジスタを搭載しており、2021年に同社が発表した2nm チップと比べて、トランジスタの密度が2倍に向上しています。

革新的なのはこれが単なる微細化ではなく、新しいアーキテクチャ「ナノスタック」を採用している点です。従来のように横方向にトランジスタを並べるのではなく、トランジスタを垂直方向に2層積み重ねることで、限られた面積により多くのトランジスタを配置できるようにしました。

チップ密度の向上により、同じ電力消費で従来比最大50%の性能向上、または最大70%のエネルギー効率化が可能になります。

IBM リサーチの責任者である Jay Gambetta 氏は「これは段階的な改善ではなく、意味のある大きな飛躍だ」とコメントしています。また、技術分析企業 TechInsights の副会長 Dan Hutcheson 氏も「これにより、ロードマップにさらに10～15年が追加される」と述べており、業界全体における影響の大きさが伝わります。

ムーアの法則の限界に直面した業界の転換点

ムーアの法則の物理的な限界が、なぜこの技術が重要なのかを理解する上で不可欠です。

半世紀以上にわたり、チップメーカーはトランジスタのサイズを小さくすることで、より多くのトランジスタをチップに詰め込み、コンピュータの性能を向上させてきました。しかし過去15年間で、トランジスタは数十ナノメートル程度のサイズまで縮小し、量子力学の効果が無視できなくなる領域に到達しました。これ以上の縮小は物理的に困難になっています。

このような状況において、業界全体が着目しているのが「縦に積み上げる」というアプローチです。都市計画で土地が限られている場合に建物を高くするのと同じ原理で、チップも高さを活用することで、性能向上を継続できるわけです。

観点 従来の横方向微細化 IBM ナノスタック（縦積み）
拡張性 物理的限界に接近 複数層の積み重ねで継続可能
消費電力 高周波特性低下で増加傾向 効率改善で削減可能
業界の動き Intel・TSMC・Samsung が別々に研究中 IBM が実装方法を確立

Intel・Samsung・TSMC といった大手チップメーカーや、ベルギーの研究機関 Imec も、同じく「垂直積み重ね型トランジスタ」（CFET: Complementary Field-Effect Transistor）の研究を進めています。しかし IBM の設計が他と異なるのは、2層目のトランジスタが1層目の直上に配置されるのではなく、ずれて配置されるという点です。これにより配線の簡略化など、実装上の多くの利点が生まれるとのことです。

商用化まで5年—データセンターでの活用を見据えて

IBM は今回発表した技術が、今後5年以内に商用チップとして製造される見通しを示しています。

ゴール的には IBM 自身がチップを製造するのではなく、Samsung・TSMC・Intel といった半導体メーカーとのパートナーシップを通じて、実際のチップ製造を実現するという方針です。CPU・GPU など、様々な種類のチップに適用される可能性があり、IBM の Huiming Bu 氏は「チップ設計者たちと、いかにこの技術を活用するかについて多くの会話を持つことになるだろう」とコメントしています。

IBM は、データセンター向けチップでのエネルギー効率向上を特に重視しており、向こう10年以内に広く導入されると予想しています。

データセンター運営者にとっても朗報です。エネルギー消費の最適化は、運営コストとカーボンフットプリント削減の両面で優先度の高い課題ですが、この技術により大幅な改善が期待できます。

参考記事によると、IBM は0.1nm への進化ロードマップも示唆しており、さらなる技術進化の余地があります。

開発者・エンジニア視点での評価と課題

このニュースは、クラウドインフラやローカル AI 開発に携わるエンジニアの方にとって、少なからず影響を持つと考えられます。

特に関連するのは以下の点です。

  • クラウドコンピューティングコストの低下期待：GCP・AWS・Azure などのクラウドプロバイダーは、より効率的なハードウェアの導入により、計算コストをさらに引き下げられる可能性があります
  • ローカル AI 推論の効率化：自作 PC でローカル LLM や Stable Diffusion を動かす場合、消費電力削減はクーリング・電源供給の観点で大きな優位性になります
  • GPU・CPU の次世代設計：NVIDIA・AMD・Intel といった GPU メーカーも、この技術を活用した新世代プロセッサ設計に着手するでしょう

一方で、実装にはまだ課題も残されています。新しいアーキテクチャの採用には、チップ設計ツール・製造プロセス・テスト方法といった、産業全体のサプライチェーン対応が必要です。商用化までの5年間で、こうした課題がいかに解決されるかが、本当の意味での「ブレークスルー」になるかどうかを左右するでしょう。

正直なところ、ムーアの法則の終焉が叫ばれて久しい中での、業界全体を巻き込んだ実装方法の確立というのは、かなり衝撃的なニュースだと感じます。ただし、発表から商用化までの間に、どの程度の設計変更・調整が必要になるかは、もう少し時間が経たなければわかりません。